# (19)日和陽縣許(J.P) (12) 公開特許公報(A) (11)特許出質公開番号

# 特開平6-196494

(43) 公開日 平成 3 年(1994) 7月15日


(51) Int.Cl.3	識別記号	庁内整理番号	FI	技術表示箇所	
H01L 21/3	36				
23/7	84				
		9054 - 4M	H0:L	29/78 3 0 1 1.	
		9054 - 4M		3 0 1 F	
			!	審査請求 未請求 請求項の数1(全 4 貞)	
(21)出願番号	<b>持順平4</b> −342488		(71)出額人	000001258	
				川崎製鉄株式会社	
(32)出願日	平成4年(1992)12月22日			兵庫県神戸市中央区北本町通1丁目1番28	
				<b>?</b>	
			(72)発明者	· 中村 · 謙二	
				東京都千代田区内幸町2丁目2番3号 川	
				绮製鉄株式会社東京本社内	
			(74)代理人	弁理士 小杉 (佛男 (外1名)	

### (54) 【発明の名称】 半導体装置の製造方法

## (57)【要約】

【目的】LDDトランジスタ構造のゲート電極形成を1 回のイオン注入によって実施でき、優れたLDD構造を 得る。

【構成】ゲート電極形成において、基板1、ゲートS! ○1 膜2上に最初にポリシリコン3を成膜し、その上に アモルファスシリコン4を成膜し、フォトレジスト5を 載せて、このシリコン膜をノンドープのままドライエッ チング6を行る。アモルファスシリコン4の側面では垂 直になり、ポロシリコン3の側面8はデーパ状となる。 次にイオン住入すれば優れたしつし構造のゲート電極が 形成される。



#### 【特許清定工範囲】

【請求頃・】 しいのトランデスタ構造の形成におい 1、最初にポリシリコンを成膜し、引き続きアモルフィ スシリコンを成膜し、このシリコン膜をノンドープのま まドラ・エッチングし、デート電極を形成した後、ゲー ト及びコース、ドレイン領域に同時に不純物イオン注入 を行うことを特徴とする半導体装置の製造方法。

【発明工詳細な説明】

100011

【産業上の利用分野】本発明はLDDトランジスタ構造 20 膜、(2) 不純物注入及びアニール、(3) ピート加 を有する半導体装置の製造方法に関する。

[0002]

【従来の技術】もDD(lightly doped d t i i n:低濃度ドープドレイン) トランプスタは、 一般によの工程によって作成されている。

- (1: ピート電極を形成する。
- (2) イオン注入により低濃度の、減り 7ース・ドレイ ン領域を形成する。
- (3) CVDによって酸化膜デポジッションを行う。
- ドウェールを形成する。このサイドウォールにより、次 の工程でイオン注入された領域の横方向拡散の先端部は ポリン・コンの位置とサイドウォールの幅によって決ま
- (5) イオン注入によって高濃度のソース・ドレイン領 域を形成する。このとき、ピートは高濃度にドープされ たけって・ドレイン領域とセーバーラップ世ず、ドレイ ノーチャンキル界面における低い不純物以配を実現する ことができる。

[00033]

【発明が解決しようとする課題】上記従来技術ではイオ ン注人工程が2回となるほか、サイドフォール形成工程 などプロセスが複雑でロストがかかる。またサイドウェ 一ル形成の際のS: 02 エッチングによってS:基板の 掤れ込みが生じ、これが欠陥層のもとになり、接合リー クが発生するという問題があった。

【じつ14】本発明はこのような問題点を解決し、簡易 に、優れたLDDトランジニタを形成する方法を提供す ることを目的とする。

[0005]

【課題を解決するための手段】本発明は、ゲート電機材 料の下層をポリシリコン、七層を下毛ルフィスシリコン とし、コンドープのまま異方性エッチングを行うことに よって、上層のアモルファスシリコン層の側壁は垂直 に、「箸のポリシリコン層の側壁はデーバ形状にエッチ シグされることを利用している。この際、エッチングを 件はマルチステップにする必要はなくアチルファアシリ コン質を垂直にエッチン でできる条件の1 円程のみでよ

ーネル側にはP\*ある。はAs\*を、Pチャネル側には B1 あるいは日子にキイナン注入する。これによりリー ス・ドレインも成と同時にデート電極にも高濃度に不絶 | 物を注入することがででき||また、ゲート電極のポリシ リコン関がデーバ形状となっているため、このリース・ ドレインへの高濃度イオレ住入を1回だけ行うことによ って、LDD構造を形式することが可能となる。

[00071

【作用】 逆来方法では、(1) ゲートポリショコン成 工、(4:低濃度イオン注入、(5)サイドウォール形 成、(6)高濃度イオンは入とう工程必要であったが、 本発明方法によれば、(ユ・ゲート(ボリノアモルファ ストシリコン成模、 ほり ポート加工、 (2) 高濃度イ オン注入。(d. ゲートエッチング(等方エッチ)と4 工程に省略することができる。

【0.0.) 8】ポリシリコン成蹊とアモルファスンサコン 成膜は減圧CVD装置により、成膜温度をもりつつ以 上、5.7 1で以下にそれぞれ設定し、成膜途中で変更す (4) 異方性エッチングを行い、ゲート電極側壁にサイー20 ることにより同一工程において成績することができる。 また、サイドウォールも成けおけるSiCos エーチング を省略することができるので、基板の掘れ込みが生じな >4。従って、接合リーク欠陥を防ぐことができる。

[0.00.4]

【実施例】ゲート酸化膜には、減圧でVII装置で、ポリ シリコン央びアモルファスンプコン膜を成膜する。この シーケンスを倒るに示した。 ポリンジコン膜をり20℃ で1500人成膜も、 おしょりコン成膜後、如に温度を 550℃に下げることによって、アモルファスシリコン 30 を成膜する。アモルファフェリコンの膜厚は3000人 とする。図1にこれを全てもので、シリコン基板1、ゲ ートS:02 膜2の上に620℃でポリシリコン3を1 500点、その上にアモルファスシリコン4を3000 点形成し、フォトレジスト3を載せたものである。

【0010】次にRIE装置で次の条件によりゲートエ ッチングする。

|使用ガス||:OCT+ //He/O:

 $= 19.0 \sim 1.0.0$ )  $\times 3.5.0 \times 2.0$  (scom)

F+ :190~360 mTorre

40 RF/47-:120-150 W

電極温度 : 1.5~5.5 (で)

国立に示すように、異方性エッチ、グ6を受けたアモル ファスシリコン4の層の側面では垂直に、ポリシリコン 3の層の側面をはデーバチもとなる。図3は示すように ポトシリコンオステーハ制材となる幅は0、15am程 变である。

【0.0.1.1】 近に図りて言事ように基板内に領域9円に イオン姓氏を行う。メチャネン制にはAsを4つEc マーティコード commeでイオン状入し、Pチャネル側 [3333] 内に「一3・ドレイン領域的収のためN子(3)にはBP」をより的マジ、3~10ドグにm- サイオン

注入する。ゲート電極10にも高濃度に「純物注入を行 うことができ、次にでアニー(すると、図5に戻すよう にNチャンネル側ではNT ソース・ドレイン 1 り、N ソース・ドレイン 1.1 が 祝される。

3

【りり12】最後に同りにドすようにゲートシリコン模 12をケミカルドライエッチにより等方エッチングし ゲート下端の長さをニース・ドレインの低濃度質に合う ようにする。エッチング部130エッチング量は100 0人である。このようにして形成されたトランジスター は、従来のサイドウォール長0、 $15\mu$ mのLDD( $\gamma$  デール 1 S:基板 ンジスタと同等の性能をもっている。

#### [0013]

(発明の効果) 本発明によれば、下層にはポリンリコン 圏、上層にはアモルファスンリコン層を形成し、これを ノンドープのままドライエッチングすることによって アモルファス層の側面は鉛値に、ポリシリコン層の側面 はテーパ状となる。従って、1回のイオン注入によっ て、優れたLOD構造をもしドレイン領域を形成するこ とが可能となった。

### 【図面の簡単な説明】

【図1】レジスト成形時の野面飼である。

【図2】異方性エッチング工程の説明図である。

【図3】異方性エッチンプ工程終了時の説明図である。

【図4】 イナン往入工程の説明図である。


【315】 변鈍後の断面図である。


【図6】シリコンエッテレグ工程の断面図である。

【対7】シリコン成膜時の温度バターン図である。


## 【符号の説明】

Iι	1 3:基板	2	ゲートSi
	∵2. 膜		
	3 ポリシリコン	-1	アモルファ
	スシヴコン		
	3 フォトレジスト	6	エッチング
	7,8 劕面	9	領域
	1.) Nº ソース・ドレイン	1:	N* 9=
	ス・ドレイン		
	1.2 ゲートシリコン膜	1 3	エッチン
	け能		









[17]

